BLOG

本文介绍 gem5 Minor CPU 的有限投机执行机制，重点说明其四级顺序流水线中的分支预测、投机取指、误预测冲刷，以及它与 O3 CPU 在执行和访存投机能力上的差异。

本文记录在 Spike 模拟器中增加自定义指令的基本流程，以 vsetvli_ns 为例说明 Makefile 字段和相关配置的修改位置。

本文介绍 Platform Architect 这一系统级仿真与性能分析环境，说明它如何根据需求建立体系结构和应用工作负载的可执行规范，用于系统探索与性能评估。

本文整理 Synopsys SCML 建模组件、SystemC 开源项目和虚拟样机概念，介绍事务级硬件建模、指令集模拟、软件早期开发、软硬件集成与系统验证的应用价值。

本文介绍 gem5 的基本原理和模拟框架，说明处理器、内存系统、设备模型、事件驱动和统计信息如何协同完成体系结构仿真。

本文整理建模与 simulator 的基本概念，围绕系统级建模、仿真模型和性能/功能分析说明仿真工具在体系结构开发中的作用。

本文介绍 Spike RISC-V ISA 模拟器的基本用途和运行方式，说明它在 RISC-V 指令执行、软件验证和体系结构研究中的作用。

本文介绍 gem5 对处理器、缓存、内存、互连网络、功耗和指令执行的建模能力，并以 DMA controller、AddrMapper 和数据/控制总线为例说明 gem5 建模流程。

本文通过 gem5 cache 访问流程说明 MSHR、缓存请求、未命中处理和内存层次结构中的请求转发机制，帮助理解 gem5 缓存模型的执行过程。