BLOG

本文从组合逻辑、时序逻辑和时钟入手，解释 SystemVerilog 中寄存器、Mux、计数器、状态机等基础数字电路积木，并总结常用关键字、赋值方式和模块化语法。

本文提供 Verilog、SystemVerilog、VHDL、SystemC、Chisel 等硬件描述与建模语言的对照，并按数据类型、模块接口、过程控制、参数化和仿真任务归纳常用关键字。

本文按数据类型、控制结构、信号赋值、函数过程、进程、数据结构和程序包等类别整理 VHDL 常用关键字，帮助快速查阅硬件描述语言语法。