软件包和技术列表

Processor technologies
Models	• Abstract machine • Stored-program computer • Finite-state machine ◦ with datapath ◦ Hierarchical ◦ Deterministic finite automaton ◦ Queue automaton ◦ Cellular automaton ◦ Quantum cellular automaton • Turing machine ◦ Alternating Turing machine ◦ Universal ◦ Post–Turing ◦ Quantum ◦ Nondeterministic Turing machine ◦ Probabilistic Turing machine ◦ Hypercomputation ◦ Zeno machine • Belt machine • Stack machine • Register machines ◦ Counter ◦ Pointer ◦ Random-access ◦ Random-access stored program
Architecture	• Microarchitecture • Von Neumann • Harvard ◦ modified • Dataflow • Transport-triggered • Cellular • Endianness • Memory access ◦ NUMA ◦ HUMA ◦ Load–store ◦ Register/memory • Cache hierarchy • Memory hierarchy ◦ Virtual memory ◦ Secondary storage • Heterogeneous • Fabric • Multiprocessing • Cognitive • Neuromorphic
Instruction set architectures	Types • Orthogonal instruction set • CISC • RISC • Application-specific • EDGE ◦ TRIPS • VLIW ◦ EPIC • MISC • OISC • NISC • ZISC • VISC architecture • Quantum computing • Comparison ◦ Addressing modesInstructionsets • Motorola 68000 series • VAX • PDP-11 • x86 • ARM • Stanford MIPS • MIPS • MIPS-X • Power ◦ POWER ◦ PowerPC ◦ Power ISA • Clipper architecture • SPARC • SuperH • DEC Alpha • ETRAX CRIS • M32R • Unicore • Itanium • OpenRISC • RISC-V • MicroBlaze • LMC • System/3x0 ◦ S/360 ◦ S/370 ◦ S/390 ◦ z/Architecture • Tilera ISA • VISC architecture • Epiphany architecture • Others
Execution	Instruction pipelining • Pipeline stall • Operand forwarding • Classic RISC pipeline Hazards • Data dependency • Structural • Control • False sharing Out-of-order • Scoreboarding • Tomasulo's algorithm ◦ Reservation station ◦ Re-order buffer • Register renaming • Wide-issue Speculative • Branch prediction • Memory dependence prediction
Parallelism	Level • Bit ◦ Bit-serial ◦ Word • Instruction • Pipelining ◦ Scalar ◦ Superscalar • Task ◦ Thread ◦ Process • Data ◦ Vector • Memory • Distributed Multithreading • Temporal • Simultaneous ◦ Hyperthreading • Speculative • Preemptive • Cooperative Flynn's taxonomy • SISD • SIMD ◦ Array processing (SIMT) ◦ Pipelined processing ◦ Associative processing ◦ SWAR • MISD • MIMD ◦ SPMD
Processor performance	• Transistor count • Instructions per cycle (IPC) ◦ Cycles per instruction (CPI) • Instructions per second (IPS) • Floating-point operations per second (FLOPS) • Transactions per second (TPS) • Synaptic updates per second (SUPS) • Performance per watt (PPW) • Cache performance metrics • Computer performance by orders of magnitude
Types	• Central processing unit (CPU) • Graphics processing unit (GPU) ◦ GPGPU • Vector • Barrel • Stream • Tile processor • Coprocessor • PAL • ASIC • FPGA • FPOA • CPLD • Multi-chip module (MCM) • System in a package (SiP) • Package on a package (PoP)By application • Embedded system • Microprocessor • Microcontroller • Mobile • Ultra-low-voltage • ASIP • Soft microprocessorSystemson chip • System on a chip (SoC) • Multiprocessor (MPSoC) • Programmable (PSoC) • Network on a chip (NoC)Hardware accelerators • Coprocessor • AI accelerator • Graphics processing unit (GPU) • Image processor • Vision processing unit (VPU) • Physics processing unit (PPU) • Digital signal processor (DSP) • Tensor Processing Unit (TPU) • Secure cryptoprocessor • Network processor • Baseband processor
Word size	• 1-bit • 4-bit • 8-bit • 12-bit • 15-bit • 16-bit • 24-bit • 32-bit • 48-bit • 64-bit • 128-bit • 256-bit • 512-bit • bit slicing • others ◦ variable
Core count	• Single-core • Multi-core • Manycore • Heterogeneous architecture
Components	• Core • Cache ◦ CPU cache ◦ Scratchpad memory ◦ Data cache ◦ Instruction cache ◦ replacement policies ◦ coherence • Bus • Clock rate • Clock signal • FIFO Functional units • Arithmetic logic unit (ALU) • Address generation unit (AGU) • Floating-point unit (FPU) • Memory management unit (MMU) ◦ Load–store unit ◦ Translation lookaside buffer (TLB) • Branch predictor • Branch target predictor • Integrated memory controller (IMC) ◦ Memory management unit • Instruction decoder Logic • Combinational • Sequential • Glue • Logic gate ◦ Quantum ◦ Array Registers • Processor register • Status register • Stack register • Register file • Memory buffer • Memory address register • Program counter Control unit • Hardwired control unit • Instruction unit • Data buffer • Write buffer • Microcode ROM • Horizontal microcode • Counter Datapath • Multiplexer • Demultiplexer • Adder • Multiplier ◦ CPU • Binary decoder ◦ Address decoder ◦ Sum-addressed decoder • Barrel shifter Circuitry • Integrated circuit ◦ 3D ◦ Mixed-signal ◦ Power management • Boolean • Digital • Analog • Quantum • Switch
Power management	• PMU • APM • ACPI • Dynamic frequency scaling • Dynamic voltage scaling • Clock gating • Performance per watt (PPW)
Related	• History of general-purpose CPUs • Microprocessor chronology • Processor design • Digital electronics • Hardware security module • Semiconductor device fabrication • Tick–tock model • Pin grid array • Chip carrier

处理器技术
楷模	• 抽象机 • 存储程序计算机 • 有限状态机 ◦ 带数据路径 ◦ 分层的 ◦ 确定性有限自动机 ◦ 队列自动机 ◦ 元胞自动机 ◦ 量子元胞自动机 • 图灵机 ◦ 交替图灵机 ◦ 普遍的 ◦ 后图灵时代 ◦ 量子 ◦ 非确定性图灵机 ◦ 概率图灵机 ◦ 超计算 ◦ 芝诺机 • 皮带机 • 堆垛机 • 注册机 ◦ 柜台 ◦ 指针 ◦ 随机访问 ◦ 随机访问存储程序
建筑学	• 微架构 • 作者：诺依曼 • 哈佛 ◦ 修改的 • 数据流 • 运输触发 • 蜂窝网络 • 字节顺序 • 内存访问 ◦ 在 ◦ 他们是 ◦ 加载-存储 ◦ 寄存器/内存 • 缓存层次结构 • 内存层次结构 ◦ 虚拟内存 ◦ 二级存储 • 异质 • 织物 • 多重处理 • 认知的 • 神经形态
指令集架构	类型 • 正交指令集 • CISC • 风险 • 特定应用 • 边缘 ◦ 与贸易有关的知识产权协议 • 超长指令字 ◦ 史诗 • 管理信息中心 • 开放式信息安全中心 • 国家安全委员会 • 济南信息中心 • VISC架构 • 量子计算 • 比较 ◦ 寻址方式指令集 • 摩托罗拉 68000 系列 • VAX • 等离子11 • x86 • 手臂 • 斯坦福MIPS • 米普斯 • MIPS-X • 力量 ◦ 力量 ◦ 电力电脑 ◦ 动力一号 • 快船架构 • 斯帕克 • 超级H • DEC阿尔法 • 埃特拉克斯危机 • M32R • 联芯 • 安腾 • 开放RISC • RISC-V • 微火 • LMC • 系统/3x0 ◦ S/360 ◦ S/370 ◦ S/390 ◦ z/架构 • 蒂莱拉ISA • VISC架构 • 顿悟建筑 • 其他的
执行	指令流水线 • 管道失速 • 操作数转发 • 经典 RISC 流水线危害 • 数据依赖 • 结构性 • 控制 • 虚假分享故障 • 记分板 • Tomasulo 算法 ◦ 预订站 ◦ 重新排序缓冲区 • 寄存器重命名 • 广泛发行投机性 • 分支预测 • 记忆依赖预测
并行性	等级 • 少量 ◦ 位串行 ◦ 单词 • 操作说明 • 流水线 ◦ 标量 ◦ 超标量 • 任务 ◦ 线 ◦ 过程 • 数据 ◦ 向量 • 记忆 • 分散式多线程 • 颞 • 同时 ◦ 超线程 • 投机性 • 先发制人 • 合作社弗林的分类法 • SISD • 单指令多数据流 ◦ 阵列处理 (SIMT) ◦ 流水线处理 ◦ 关联处理 ◦ 堡 • MISD • 多模多态性 ◦ SPMD
处理器性能	• 晶体管数量 • 每周期指令数(IPC) ◦ 每条指令的周期(CPI) • 每秒指令数(IPS) • 每秒浮点运算次数(FLOPS) • 每秒事务数(TPS) • 每秒突触更新数(SUPS) • 每瓦性能(PPW) • 缓存性能指标 • 计算机性能的数量级
类型	• 中央处理器（CPU） • 图形处理单元（GPU） ◦ 图形处理器 • 向量 • 桶 • 溪流 • 瓷砖处理器 • 协处理器 • 朋友 • 专用集成电路 • FPGA • FPOA • CPLD • 多芯片模块（MCM） • 系统级封装(SiP) • 层叠封装(PoP)按申请 • 嵌入式系统 • 微处理器 • 微控制器 • 移动的 • 超低压 • 亚洲工业计划 • 软微处理器片上系统 • 片上系统(SoC) • 多处理器(MPSoC) • 可编程(PSoC) • 片上网络(NoC)硬件加速器 • 协处理器 • 人工智能加速器 • 图形处理单元（GPU） • 图像处理器 • 视觉处理单元（VPU） • 物理处理单元(PPU) • 数字信号处理器（DSP） • 张量处理单元(TPU) • 安全加密处理器 • 网络处理器 • 基带处理器
字号	• 1 位 • 4位 • 8位 • 12位 • 15位 • 16位 • 24位 • 32位 • 48位 • 64位 • 128位 • 256位 • 512位 • 位切片 • 其他的 ◦ 多变的
核心数	• 单核 • 多核 • 众核 • 异构架构
成分	• 核 • 缓存 ◦ CPU缓存 ◦ 暂存器存储器 ◦ 数据缓存 ◦ 指令缓存 ◦ 更换政策 ◦ 连贯性 • 公共汽车 • 时钟频率 • 时钟信号 • 先进先出功能单位 • 算术逻辑单元（ALU） • 地址生成单元(AGU) • 浮点单元(FPU) • 内存管理单元（MMU） ◦ 加载-存储单元 ◦ 翻译后备缓冲区(TLB) • 分支预测器 • 分支目标预测器 • 集成内存控制器(IMC) ◦ 内存管理单元 • 指令译码器逻辑 • 组合 • 顺序 • 胶水 • 逻辑门 ◦ 量子 ◦ 大批寄存器 • 处理器寄存器 • 状态寄存器 • 堆栈寄存器 • 注册文件 • 内存缓冲区 • 内存地址寄存器 • 程序计数器控制单元 • 硬连线控制单元 • 指导单位 • 数据缓冲区 • 写缓冲区 • 微码 ROM • 水平微码 • 柜台数据路径 • 复用器 • 解复用器 • 加法器 • 乘数 ◦ 中央处理器 • 二进制解码器 ◦ 地址译码器 ◦ 和寻址解码器 • 桶式移位器电路 • 集成电路 ◦ 3D ◦ 混合信号 ◦ 能源管理 • 布尔值 • 数字的 • 模拟 • 量子 • 转变
电源管理	• 电源管理单元 • APM • ACPI • 动态频率缩放 • 动态电压调节 • 时钟门控 • 每瓦性能(PPW)
有关的	• 通用CPU的历史 • 微处理器年表 • 处理器设计 • 数字电子产品 • 硬件安全模块 • 半导体器件制造 • 滴答模型 • 针栅阵列 • 芯片载体