芯片验证流程

功能ECO主要指当RTL更新后对后端APR网表做的功能方面的改动。功能ECO可以由手工或者自动化工具完成，得到ECO网表。再由后端布局布线工具（如ICC2、Innovus）读入ECO网表，进行ECO Place和ECO Route。

时序ECO主要指为了解决后端ECO Route时的setup和hold时序违例，可以用后端工具指令、外部工具（本厂或者第三方）、人工替换Cell、优化DRC等方法完成。

APR 通常指 Automatic Place and Route，即 自动布局布线。这是芯片后端设计（Back-End Design）中的一个核心环节。

常见的APR工具有：

STA（Static Timing Analysis）静态时序分析
- 行业标配，用于验证时钟、数据路径满足 setup/hold。
CVA（Clock Verification Analysis）时钟验证分析
- 主要针对时钟树（CTS 之后），检查 skew、jitter、duty cycle、latency 等。
IR Drop Analysis / EM（Electromigration）分析
- 电源网络完整性检查：电压降（IR drop）、电迁移（EM）寿命。
SI（Signal Integrity）分析
- Crosstalk、过冲、undershoot、延迟变化，确保布线不会引发逻辑错误。
Power Analysis / Thermal Analysis
- 功耗（动态、静态）和温度热点，保证芯片在 spec 内运行。
DFM（Design for Manufacturability）/ DRC/LVS
- DRC：设计规则检查（Design Rule Check）
- LVS：版图与原理图一致性检查（Layout vs Schematic）
- ERC：电气规则检查（Electrical Rule Check）
- 这些都是流片前必须过关的。
Antenna Effect Check
- 检查布线过程中的金属天线效应，避免制造时对 MOS 栅氧层造成损伤。
CDC（Clock Domain Crossing）验证
- 不同时钟域信号传输的可靠性分析（metastability 检查）。
DFT/ATPG Analysis
- 可测性设计分析（Design for Test），生成测试向量，验证覆盖率。
Monte Carlo / Corner Analysis
- 工艺偏差（PVT：Process, Voltage, Temperature）下的性能/良率仿真。