BLOG

Chiplet

小芯片（chiplet）是一种小型模块化集成电路 （IC），包含特定的功能子集。它被设计为与转接层或封装上的其他小芯片组合，以形成更大、更复杂的片上系统 （SoC）。在单个集成电路中协同工作的多个小芯片称为多芯片模块 （MCM）。

与传统的单片 SoC 相比，小芯片具有多项优势：

1. 可复用IP：同一个小芯片可以在多个设备中使用，实现IP复用。
2. 异构集成：可以使用不同的工艺、材料和节点制造小芯片，每个工艺、材料和节点都针对其特定功能进行了优化。
3. 已知良好的芯片：小芯片可以在组装前进行测试，从而提高最终器件的良率。

关于小芯片的要点

• 小型模块化芯片，可以组合成更大、更复杂的 SoC。
• 允许通过将单片 SoC 分解为更小的模块化组件来创建更复杂、更强大的芯片。
• 基于小芯片的设计为传统单片IC的小型化挑战提供了潜在的解决方案，例如更高的成本和制造困难。
• 可以使用 UCIe、BoW、AIB、OpenHBI 和 OIF XSR 等标准连接小芯片。
• AMD、英特尔和 NVIDIA 等大公司已经在其产品中使用了基于小芯片的设计。

小芯片的概念起源于DARPA CHIPS（通用异构集成和IP）项目，该项目旨在为IP重用创造一种新的范式。小芯片技术被视为扩展摩尔定律并延续提高性能和降低成本趋势的一种方式。

Multi-chip module（MCM）

多芯片模块（MCM）通常是一种电子组件（例如具有多个导体端子或“引脚”的封装），其中集成了多个集成电路（IC或“芯片”），半导体芯片和/或其他分立元件，通常集成在统一的基板上，因此在使用中可以将其视为更大的IC。  MCM封装的其他术语包括“异构集成”或“混合集成电路”。  使用 MCM 封装的优势在于，与传统的单片 IC 方法相比，它允许制造商使用多个组件实现模块化和/或提高良率。

倒装芯片多芯片模块（FCMCM）是一种使用倒装芯片技术的多芯片模块。FCMCM 可能在同一模块上有一个大芯片和几个小芯片。

构成 MCM 封装的 IC 可能是：

• 可以执行计算机组件（如 CPU）的大部分（如果不是全部）功能的 IC。这方面的例子包括 IBM 的 POWER5 和 Intel 的 Core 2 Quad 的实现。同一IC的多个副本用于构建最终产品。在 POWER5 的情况下，使用多个 POWER5 处理器及其关联的片外 L3 缓存来构建最终封装。使用 Core 2 Quad，实际上将两个 Core 2 Duo 芯片封装在一起。
• 仅执行计算机组件的部分功能或“知识产权块”（“IP 块”）的 IC。这些被称为小芯片。   这方面的一个例子是AMD基于Zen 2的处理器的处理IC和I/O IC。

MCM技术的一个相对较新的发展是所谓的“芯片堆栈”封装。  某些IC（尤其是存储器）在系统内多次使用时具有非常相似或相同的引脚排列。精心设计的基板可以允许这些芯片以垂直配置堆叠，从而使最终的MCM的占用空间小得多（尽管代价是芯片更厚或更高）。由于在微型电子设计中，面积通常更为宝贵，因此芯片堆栈在许多应用中是一个有吸引力的选择，例如手机和个人数字助理 （PDA）。通过使用3D集成电路和薄化工艺，可以堆叠多达十个芯片，以创建高容量SD存储卡。  此技术也可用于高带宽内存。

多芯片封装示例

• IBM Bubble memory MCMs (1970s)

  IBM Bubble 内存 MCM（1970 年代）

• IBM 3081 mainframe's thermal conduction module (1980s)

  IBM 3081 大型机的热传导模块（1980 年代）

• Superconducting Multichip modules (1990s)

  超导多芯片模块（1990年代） 

• Intel Pentium Pro, Pentium II OverDrive, Pentium D Presler, Xeon Dempsey, Clovertown, Harpertown and Tigerton, Core 2 Quad (Kentsfield, Penryn-QC and Yorkfield), Clarkdale, Arrandale, Kaby Lake-G, and models with Crystalwell (those with the GT3e or GT4e graphics)

  Intel Pentium Pro、Pentium II OverDrive、Pentium D Presler、Xeon Dempsey、Clovertown、Harpertown 和 Tigerton、Core 2 Quad（Kentsfield、Penryn-QC 和 Yorkfield）、Clarkdale、Arrandale、Kaby Lake-G 以及带有 Crystalwell 的型号（带有 GT3e 或 GT4e 显卡的型号）

• SD cards, Micro-SD cards and Sony memory sticks

  SD 卡、Micro-SD 卡和索尼记忆棒

• eMMC and eUFS

  eMMC 和 eUFS

• Xenos, a GPU designed by ATI Technologies for the Xbox 360, with eDRAM

  Xenos，ATI Technologies 为 Xbox 360 设计的 GPU，配备 eDRAM

• POWER2, POWER4, POWER5, POWER7, POWER8, and Power10 from IBM

  IBM 的 POWER2、POWER4、POWER5、POWER7、POWER8 和 Power10

• IBM z196 IBM z196 的
• Nintendo's Wii U Espresso (microprocessor) has its CPU, GPU, and onboard VRAM (integrated into the GPU) on one MCM.

  任天堂的 Wii U Espresso（微处理器）将其 CPU、GPU 和板载 VRAM（集成到 GPU 中）放在一个 MCM 上。

• VIA Nano QuadCore

  威盛 Nano QuadCore

• Flash and RAM memory combined on a PoP by Micron

  闪存和 RAM 内存结合在 Micron 的 PoP 上

• Samsung MCP solutions combining mobile DRAM and NAND storage.

  三星 MCP 解决方案结合了移动 DRAM 和 NAND 存储。  

• AMD Ryzen Threadripper and Epyc CPUs based on Zen or Zen+ architecture are MCMs of two or four chips (Ryzen based on Zen or Zen+ is not MCM and consist of one chip)

  基于 Zen 或 Zen+ 架构的 AMD Ryzen Threadripper 和 Epyc CPU 是两个或四个芯片的 MCM  （基于 Zen 或 Zen+ 的 Ryzen 不是 MCM，由一个芯片组成）

• AMD's non-APU Ryzen, Ryzen Threadripper and Epyc CPUs based on the Zen 2 or Zen 3 architecture are MCMs of one, two, four or eight chips containing CPU cores and one bigger I/O chip

  AMD 基于 Zen 2 或 Zen 3 架构的非 APU Ryzen、Ryzen Threadripper 和 Epyc CPU 是一个、两个、四个  或八个芯片的 MCM，包含 CPU 内核和一个更大的 I/O 芯片

• AMD Instinct MI series GPUs based on CDNA 2 architecture are MCMs of one or two graphics compute die (GCD) chips.

  基于 CDNA 2 架构的 AMD Instinct MI 系列 GPU 是一个或两个图形计算芯片 （GCD） 芯片的 MCM。

• AMD Radeon RX 7000 series GPUs based on RDNA 3 architecture are MCMs with one GCD and up to six memory cache die (MCD) chips.

  基于 RDNA 3 架构的 AMD Radeon RX 7000 系列 GPU 是具有一个 GCD 和多达六个内存缓存芯片 （MCD） 芯片的 MCM。

• Intel Xe Ponte Vecchio GPUs

  英特尔 Xe Ponte Vecchio GPU

• Intel Meteor Lake CPUs
• Any other processor with High Bandwidth Memory

  任何其他具有高带宽内存的处理器

• Apple M series with CPU and memory

  Apple M 系列，带 CPU 和内存

其他封装

系统级封装 （SiP） 或系统级封装是封装在一个芯片载体封装中或包含 IC 封装基板的多个集成电路 （IC），其中可能包括无源元件并执行整个系统的功能。IC可以使用封装堆叠在封装上，并排放置和/或嵌入基板中。  SiP执行电子系统的全部或大部分功能，通常用于设计手机、数字音乐播放器等的组件。  包含集成电路的芯片可以垂直堆叠在封装基板上。它们通过粘合到封装基板的细线进行内部连接。或者，使用倒装芯片技术，使用焊料凸点将堆叠的芯片连接在一起并连接到封装基板上，甚至可以在单个封装中使用这两种技术。SiP类似于片上系统（SoC），但集成度较低，而不是在单个半导体芯片上。 

SIP 可用于减小系统尺寸、提高性能或降低成本。   该技术是从多芯片模块 （MCM） 技术演变而来的，不同之处在于 SiP 也使用芯片堆叠，即将多个芯片或芯片堆叠在一起。  

先进封装  是在传统集成电路封装之前对组件进行聚合和互连，其中单个芯片被封装。先进封装允许将多个设备（电气、机械或半导体）合并并封装为单个电子设备。与传统的集成电路封装不同，先进封装采用通常在半导体制造设施中执行的工艺和技术。因此，先进封装介于制造和传统封装之间，或者换句话说，介于BEoL和后晶圆厂之间。先进封装包括多芯片模块、3D IC、  2.5D IC、  异构集成、  扇出晶圆级封装、  系统级封装、被子封装、将逻辑（处理器）和存储器组合在单个封装中、芯片堆叠、封装中的多个小芯片或裸片、  这些技术的组合等。2.5D 和 3D IC 也称为 2.5D 或 3D 封装。 

单芯片模块（SCM）是一种只有一个芯片的芯片封装。   与多芯片模块形成鲜明对比，多芯片模块将多个芯片放置在芯片封装上。

连接标准

小芯片的世界将改变公司进行系统设计和选择其核心电子元件功能的方式。不幸的是，小芯片生态系统仍然只有主要的半导体制造商才能进入，因为没有市场可以购买和使用现成的小芯片来制作先进的封装。其中一个原因与芯片架构和互连的标准化有关，特别是在封装内芯片间移动数据所需的芯片到芯片互连。

小芯片不是新设备，但它们也无法互操作，无法在开放市场中使用。小芯片在基板或中介层上连接在一起，以在封装中的器件之间提供数据传输，并且需要定义数据接口以确保基于小芯片的封装的标准化结构和操作。半导体供应商有自己的标准，他们将其用于小芯片和许可 IP，但开放标准正在变得可用，可以帮助推动小芯片生态系统向前发展。

当前的 Chiplet 数据互连标准

目前，小芯片互连的标准环境围绕着一套专有标准;没有事实上的或商定的行业标准。尽管半导体供应商已经制定了自己的小芯片连接标准，但 JEDEC 已经通过堆叠 DRAM 的高带宽内存 （HBM） 标准以及开放计算平台 （OCP） 进入了标准领域，作为其开放域特定架构计划的一部分。

下表显示了异构集成封装中使用的小芯片接口的当前列表。

这些互连标准中的大多数都是由主要半导体供应商开发的专有标准。这些标准反映了小芯片市场的现状，供应商主要使用自己的小芯片在先进封装中。公司仅限于他们可以生产的设计，并且需要获得知识产权许可才能为其产品访问合适的接口。

目前，有两个主要的开放标准：线束 （BOW） 和高带宽内存 （HBM）。上面列表中的两个开放标准可能会改变这种动态，并鼓励小芯片市场的增长，类似于其他所有电子元件所看到的。

在小芯片市场中，公司选择具有标准化接口的现成小芯片，并使用这些接口来构建其组件和封装。一个可以改变这种动态的新开放标准是通用小芯片互连（UCIe）标准，该标准旨在实现不同供应商之间的小芯片互操作性。

Universal Chiplet Interconnect (UCIe)

类似于 HBM 和 BOW 的新标准倡议是 UCIe 标准。这个开放标准优先考虑通用小芯片之间的互操作性，就像 BOW 标准中的意图一样。这与 HBM 形成鲜明对比，HBM 专门处理涉及 3D 封装中 DRAM 堆栈的数据传输。下表比较了 UCIe 和 BOW。

UCIe 具有比 BOW 更高的功能，同时瞄准了小芯片之间互操作性的相同目标。两者具有可比性，但彼此不兼容。这里的密度差异是按照这些标准设计的小芯片的物理实现的指标;UCIe通过较小的凸块间距将密度推高，因此它通常以更高密度的封装为目标。

常见示例包括：

• Intel Meteor Lake

  英特尔 Meteor Lake

• AMD Ryzen based on Zen 2 and later architecture

  基于 Zen 2 及更高版本架构的 AMD Ryzen

• NVidia H100 英伟达H100

主动互连器可能影响标准化

传统上，中介层上的2.5D和3D封装涉及无源中介层，其中中介层不执行任何电气功能，仅支持整个封装中的电源/数据线路由。有源转接板改变了这一点，因为它们允许在转接板中嵌入有源电路。中介层中的电路可能为利用有源中介层嵌入功能的新型互连和标准提供机会。

随着小芯片的标准化，越来越多的公司在封装设计中发挥积极作用，组件设计团队将需要一整套系统分析工具，如Cadence的工具，来设计和评估他们的产品。只有 Cadence 能为任何应用和任何复杂程度提供一整套电路、IC 和 PCB 设计工具。随着电子行业向基于基板的封装靠拢，PCB设计人员将在为先进系统创建这些封装方面发挥重要作用。

与NOC关系

在基于小芯片的系统设计中，片上网络 （NoC） 在实现小芯片之间的通信方面发挥着至关重要的作用。以下是 NoC 和小芯片之间的关键关系：

小芯片内 NoC：每个单独的小芯片通常都有自己的内部 NoC，用于小芯片内组件之间的通信。这种小芯片内部 NoC 可以使用各种拓扑结构（如网格、环面或树形）进行设计，并针对特定的小芯片要求进行优化。

小芯片间通信：为了实现不同小芯片之间的通信，NoC技术使用专门的互连和协议在小芯片之间扩展。这包括：

• 将来自小芯片内部 NoC 的数据打包为适合小芯片间传输的格式。
• 使用芯片间 （D2D） 互连标准（如 UCIe、BoW、AIB 等）作为小芯片间链路的物理层。
• 实现链路层控制器和关联的 PHY 以处理小芯片间通信。

模块化 NoC 设计：一个关键的挑战是设计模块化 NoC，允许独立开发和优化单个小芯片，同时确保集成时无死锁通信。可组合路由等方法通过分离小芯片内和小芯片间路由决策来实现这一点。

拓扑适配：NoC架构可以适应不同小芯片子系统的不同拓扑结构（网格、环面等），实现不同应用需求的高效通信。

总之，在基于小芯片的系统中，NoC对于小芯片内和小芯片间通信都是必不可少的。在保持模块化、无死锁和高效拓扑的同时，将 NoC 技术扩展到小芯片中是一项关键挑战，需要通过互连标准和架构创新来解决。